您好!欢迎进入中天华威企业网站!

深圳市中天华威科技有限公司
深圳市中天华威科技有限公司

深圳市中天华威科技有限公司

主营产品:

品牌单片机、计量芯片、RFID芯片

全国服务热线全国服务热线:

0755-88377358

推荐产品

深圳市中天华威科技有限公司

联系我们

联系人: 连先生
服务热线:0755-88377358
业务电话:
传真:0755-23617749
邮箱:sales@zthw.cn
公司地址:深圳市福田区振华路鼎诚国际大厦1715室
芯片应用相关当前位置:首页 >> 资料下载 >> 芯片应用相关

[嵌入式/ARM]基于CPLD/FPGA的多串口设计与实现

文章来源:本站人气:发表时间:2015-5-27 16:46:28

1 系统结构

     本设计以CPLD/FPGA芯片为核心,在芯片内部通过设计、编程实现并行总线接口到多个串行口的扩展。设计的多串口扩展包括并行总线接口、4路

接收缓冲器、4路发送器、波特率发生器和UART接口。为实现高速嵌入式CPU与RS232通讯设备之间的速度匹配,充分利用嵌入式系统的实时性,在每个

接收缓冲器中开辟了8个接收缓冲单元。在实际应用中,可根据嵌入式系统扩展的需要,灵活增减串口数量以及接收缓冲单元个数。在通讯过程,波特

率发生器的时钟信号由外部有源晶振提供,选择合适的晶振频率即可获得高性能的数据传输。系统结构如图1所示。     

2 功能模块设计

2.1 接收缓冲模块

2.1.1 接收缓冲模块构架

     在设计过程中,为便于串口扩展功能的实现,将功能相似的部件进行了集成。本设计以4路UART接口扩展为例,接收缓冲部分包含了4个独立的接

收缓冲器,其结构如图2所示。接收缓冲器共用clk时钟信号,并将其作为串行数据接收的波特率;每个接收缓冲器均有单独的rxd、bf、cs引脚,其功

能分别为:串行数据输入、接收缓冲器储存状态、接收缓冲器片选。各接收缓冲器的片选端分别与2-4译码器的输出脚相连。译码器的输入端构成了4路

接收缓冲器选择的地址线,分别对应a3、a4脚;结构图中数据总线d0~d7、读缓冲端rd、缓冲储存状态清‘0’端clr和缓冲单元地址线a0~

a2为共用信号端口,分别与4个接收缓冲器相连。  

2.1.2 接收缓冲器内部结构

     接收缓冲器内部由RXD接收器、地址及写控制器和双端口RAM构成 

     1)RXD接收器

     RXD接收器的作用是接收串行设备发送的数据。clk脚引入波特率时钟后,程序首先检测串行数据输入脚rxd的电平,当检测到rxd脚电平为

‘0’即串行数据的开始信号后,接收器开始接收数据。连续接收8位数据后,接收到的数据将被送至d0~d7端,同时reg_flag端产生一个负

脉冲信号,触发写控制器的ad_cnt端,写控制器的地址线加‘1’并同时产生双端口RAM的写操作信号,完成接收数据的存储。

     接收时,clk时钟为波特率的16倍,clk信号8分频后即串行数据位的周期的中间位置检测rxd脚电平状态,以保证串行数据准确地接收,累计计数

至16分频时完成一位数据的接收。连续接收8位数据后,并判断第9位状态为‘1’时(停止位),完成一个字节的接收。

此文关键词:[嵌入式/ARM]基于CPLD/FPGA的多串口设计与实现